SiFive bringer åben kilde til chipniveauet - 💡 Fix My Ideas

SiFive bringer åben kilde til chipniveauet

SiFive bringer åben kilde til chipniveauet


Forfatter: Ethan Holmes, 2019

HiFive-kortet bruger RISC-V-chip, har samme formfaktor som en Arduino Uno. Foto af Gareth Halfacree. Funktion og banner billeder med tilladelse til SiFive

Opdatering 5/4/17: SiFive har udgivet deres Coreplex IP til licens RISC-V kerner, med to tilgængelige designs: E31 Coreplex og E51 Coreplex. Du kan lære mere på deres hjemmeside.


Der har været et opsving af interesse for brugerdefineret, åben hardware blandt beslutningstagere, hvor der er mange samfundsudviklede og fælles design. Tilgængeligheden af ​​lavprisudviklingsbrætter som Arduino og Raspberry Pi sammen med open source software har gjort det nemmere at komme i gang med at lave innovative, nye hardware design.

Læs artikler fra magasinet lige her på Lave:. Har du ikke abonnement endnu? Få en i dag.

Men hvad angår at omfavne open source for at opnå større innovation og produktivitet, er hardwareindustrien stadig langt bag software. Indtil nu har open source hardware bevægelsen været begrænset af brugen af ​​off-the-shelf, kommercielle silicium chips. Disse chips omfatter ofte blokke, der er lukket kilde. Deres programmeringsgrænseflader kan kun fås i henhold til ikke-oplysningsaftaler eller ved at anvende uigennemsigtig forudkompileret software "binære klumper", som ikke kan ændres eller omdannes.

Mange avancerede chips kan ikke engang købes i små mængder, da sælgerne kun er interesserede i at støtte kunder med stor volumen. Uden adgang til brugerdefineret siliconeteknologi er producenter og små opstarter for øjeblikket begrænset til at bruge mikroprocessorer uden hylder kombineret med feltprogrammerbare portarrayer (FPGA'er), som kan omprogrammeres til at efterligne et brugerdefineret chipdesign.

FPGA'er, selvom de er fremragende til prototyping, er for dyre og kraftige sultne til brug i store produktionsløb. Denne mangel på open source chips led mig sammen med min computerarkitekturforskningsgruppe på UC Berkeley til at udvikle en open source instruktion set arkitektur (ISA). Den nyeste version, RISC-V, giver hardwareudviklere åben adgang og fuld strøm over deres dele - ned til chipets niveau.

Chippen på SiFives HiFive bord indeholder RISC-V instruktionssæt. Skaberne af RISC-V grundlagde SiFive for at reklamere for RISC-V-designs og til at vokse RISC-V-økosystemet. Foto af Gareth Halfacree

Plads til forbedring

Tilbage i begyndelsen af ​​2010 på UC Berkeley overvejede vores forskningsgruppe, hvilken ISA at vælge for vores kommende forskningsprojekter. En ISA definerer det sæt instruktioner, som en mikroprocessor forstår. For eksempel kører bærbare og serverchips fra Intel og AMD kun software kodet i Intel x86 ISA, mens mobilchips fra Apple, Samsung og andre kun kører software kodet i ARM ISA. Ideelt set ønskede vi for vores forskningsprojekter at evaluere vores nye processor ideer, der kører en bred vifte af software. Brug af x86 eller ARM til vores projekter ville have været det indlysende valg, men tre store problemer tvang os ned en alternativ vej.

Foto af Hep Svadja

For det første er begge disse ISA'er store og komplekse. Intel x86 har sine rødder i 16-bit 8086-chipen, en hurtig designet i ti uger tilbage i slutningen af ​​1970'erne efter en anden, mere ambitiøs Intel ISA var for sent. I en vigtig beslutning valgte IBM den billigere Intel 8088-variant af denne chip til sin første pc-prototype og bragte tredjeparts operativsoftware fra Microsoft. Det utilsigtet forlod platformen åben for kloner og gjorde det muligt for Intel og Microsoft at vokse til industri titaner på bagsiden af ​​IBM PC-platformens dominans.

I takt med indtægterne fra pc-forretningen voksede Intel hurtigt x86 ISA, der voksede fra 16 til 32 bit og nu 64-bit registre - alt sammen med at være bevidst om ikke at ofre bagudkompatibilitet med det oprindelige hurtigt konstruerede fundament. Næsten 40 år senere vil ikke engang en Intel-arkitekt hævde, at x86 ISA er elegant, og højtydende implementeringer af denne barokke ISA kræver enorme tekniske ressourcer, langt over rækkevidde af et lille universitetshold.

ARM ISA har derimod det rødder i bevægelsen RISC (Reduceret Instruktion Sæt Computer) pionereret af grupper ved IBM, Stanford University og UC Berkeley i begyndelsen af ​​1980'erne, en bevægelse, der fremmer simple ISA'er til højtydende implementeringer. "RISC" blev skabt af min kollega Dave Patterson for at nævne verdens første RISC-I- og RISC-II-chips, der blev produceret i det projekt, han ledte ved UC Berkeley, men RISC er nu vant til at referere til stilen generelt.

I 1985, der blev inspireret af den studentledede UC Berkeley RISC-indsats, byggede ingeniører på Acorn Computer i Cambridge i England deres egen højtydende 32-bit Acorn RISC Machine (ARM) til erstatning for 8-bit 6502 mikroprocessoren, der blev brugt i deres tidligere desktops. Desværre kunne Acorn RISC desktop maskiner ikke overleve IBM PC onslaught.

Men bemærkede den lave omkostninger og lav strøm, hentede Apple det til det originale Newton håndholdte projekt. Apple, VLSI Technology og Acorn dannede et nyt firma, ARM Ltd (ARM, der nu betyder "Advanced RISC Machines") i 1990 og skabte en ny forretningsmodel. I stedet for at sælge sine egne chips udvikler ARM-licenserede processorer kunderne at indarbejde i deres egne systemer på chip (SoCs). Tilbage i 2010 opfyldte ARM ISA ikke vores behov; det manglede 64-bit adressering og havde flere quirks, der komplicerede højtydende implementeringer. Nu dominerer ARM det mobile og indlejrede SoC-processormarked og er kernen i næsten alle smartphones og tabletter.

Foto af Hep Svadja

Det andet store problem med begge ISA'er er, at de ikke er åbne. ISA er måske den vigtigste grænseflade i computing, da den forbinder software til hardware. Der har dog været meget få åbne ISA'er, selvom mange andre computerdele har et sundt økosystem bygget op omkring åbne standarder.

Bortset fra Intel har kun AMD og VIA ret til at opbygge x86-kompatible processorer. ARM forbyder andre virksomheder at lave eller sælge ARM-kompatible processorer uden licens. Vi troede, at det var vigtigt for forskere at dele detaljerede kerneudformninger, både for at forbedre forskningens kvalitet og reproducerbarhed og at dele indsatsen for at opbygge forskningsinfrastruktur. Vi overvejede de få eksisterende åbne ISA'er, men besluttede imod dem, fordi de ikke var åbne og manglede 64-bit design blandt andre tekniske mangler.

Det tredje store problem var manglen på udvidelsesmuligheder i disse ISA'er. Med Moores lovskalering afsluttet, undersøgte vores forskningsprojekt specialiserede processorer for at forbedre computerkapaciteten. Eksisterende ISA'er blev ikke designet til at understøtte en stor ekspansion, spildt med at bruge mange instruktionsbits til det oprindelige ISA-design. Efter flere årtiers forbedringer var der lidt kodende plads tilbage for at tilføje nye udvidelser. Også de almindelige ISA'er var blevet for store til at være en effektiv base for en specialiseret behandlingsmotor.

Foto af Hep Svadja

Selvom vi oprindeligt havde valgt at bruge en eksisterende ISA, indså vi, at at skabe vores egne måske rent faktisk var den bedste vej frem, så vi begyndte vores design i maj 2010. Vi hedder den nye ISA "RISC-V" (udtales "risk-five" ") For at repræsentere den femte generation af RISC-design fra UC Berkeley.

Clamor for Fællesskabet

Mens vi arbejdede på designen, arbejdede vi også på support software og chip implementeringer. Den første RISC-V implementering var 64-bit Raven-1 chip i 2011, fremstillet i en 28-nm FDSOI proces doneret af ST Microelectronics. Derefter er over et dusin RISC-V implementeringer blevet afsluttet hos UC Berkeley i en række fabrikationsteknologier med mere i gang. Ud over forskning blev RISC-V brugt i et stigende antal universitets klasser, med vores kursusmateriale frit opført på klassesider.

Designet for RISC-V ISA blev påvirket i løbet af disse første par år af både vores software og hardware implementerings erfaring og læring fra de fejl, der er gjort i løbet af de sidste tredive år med ISA design og brug. Desværre begyndte vi at modtage e-mails fra udenfor UC Berkeley, der klagede over disse ændringer. Der var et brugersamfund derude, der stole på RISC-V og vores softwareværktøjer til virkelige ingeniørprojekter. Vi indså, at efterspørgslen efter en fri og åben ISA-standard var meget større, end vi tidligere troede.

Foto af Hep Svadja

I maj 2014 følte vi os selvsikker nok i RISC-V-basen ISA-design for at kalde det færdigt og fryse det permanent. Den sommer, for at øge RISC-V's profil i både akademi og industri, skrev Dave Patterson og jeg en række positionspapirer om, hvorfor instruktionssæt skulle være gratis. Vi kunne ikke se nogen teknisk grund til, at en fri og åben ISA-standard ikke kunne fungere lige så godt, hvis ikke væsentligt bedre end den nuværende proprietære standard. Endnu vigtigere troede vi en fri og åben ISA ville muliggøre meget mere innovation ved at tillade konkurrence mellem open source og proprietære standarder.

For eksempel skal en SoC-designer for øjeblikket først vælge en processorleverandør, muligvis gennem et konkurrencedygtigt bud, og sidder fast med den pågældende leverandørs proprietære ISA. De fleste SoC-designere håber, at deres produkt er vellykket nok til at berettige en anden version, men på det tidspunkt ville det generelt være for dyrt at sende alle chipens software til en anden ISA. Så SoC holdet er effektivt låst i det oprindelige valg af proprietære ISA, hvilket gør licensforhandlingerne for næste runde langt mindre konkurrencedygtige.

Med en åben ISA som RISC-V kan en SoC-designer vælge mellem flere leverandører af RISC-V-kerner, bruge et open source-design eller bare bygge deres egne. Faktisk, da vi holdt det første RISC-V-værksted i januar 2015, var vi overraskede over at vide, at de oprindelige RISC-V-processorer allerede var fragt kommercielt i tandkameraer produceret af Rumble Development i Massachusetts. Rumble havde bygget sin egen simple RISC-V softcore til at passe ind i en FPGA om kun tre uger.

Byg et solidt fundament

Foto af Hep Svadja

Næste workshop i juni 2015 blev også udsolgt med en endnu større gruppe af deltagere. Det var klart, at RISC-V-projektet nu var større end et universitetsprojekt. I august 2015 grundlagde jeg RISC-V Foundation, en 501 (c) (6) nonprofit handelsforening for at administrere, beskytte og fremme RISC-V ISA og ansat Rick O'Connor som administrerende direktør.

Vi lancerede fundamentet i januar 2016 med 16 medlemsvirksomheder.Ved det fjerde RISC-V-værksted i juli 2016 var vi vokset til næsten halvtreds medlemsvirksomheder. Medlemskabet i RISC-V-stiftelsen spænder fra små opstartsselskaber helt op til nogle af de største virksomheder inden for computervirksomheden, herunder Google, Microsoft, IBM, HPE, Qualcomm og AMD. Det sikrer, at ISA forbliver fri og åben og bruger licens af RISC-V-varemærket for at sikre, at kommercielle implementeringer forbliver kompatible med specifikationen for at undgå fragmentering.



Du Kan Være Interesseret

2013's Notable Maker Books

2013's Notable Maker Books


Gaver til Elektronik Whiz, Geek, Nerd, Wonk, Ace, Pro, Babe eller Stud i dit liv

Gaver til Elektronik Whiz, Geek, Nerd, Wonk, Ace, Pro, Babe eller Stud i dit liv


Shed Picks: Sjov Robot Kits til Kids

Shed Picks: Sjov Robot Kits til Kids


Gør 3D-udskrivningsbog til børn: LEO Maker Prince

Gør 3D-udskrivningsbog til børn: LEO Maker Prince